Справочник по настройке BIOS



SRAM Speed Option" предлагает - часть 3


Для хранения тегов используется отдельная микросхема асинхронной SRAM (Tag SRAM), а для более 8-битного тега - пара микросхем. Синхронизировать работу Tag SRAM не имеет смысла, поэтому асинхронная память тегов используется как для асинхронного кэша, так и для синхронного кэша 2-го уровня.

Необходимый объем памяти тегов, т.е. количество ячеек, можно вычислить, разделив объем установленной кэш-памяти на длину строки кэша, определяемой чипсетом. Кстати, функции кэш-контроллера для внешнего кэша выполняет чипсет. Длина строки обычно равна количеству байт, передаваемых за один стандартный пакетный цикл (16 байт для 486-го процессора, 32 байта для Pentium).

Для кэша с обратной записью (WB) необходима еще и память для хранения признака "чистоты" строки. Признак может храниться в отдельной микросхеме (Dirty SRAM) или занимать (для строки) один бит в Tag SRAM.

Изложенный материал поможет разобраться и понять содержание представленных опций.

Tag Compare Wait States

данная опция позволяет регулировать скоростные характеристики кэш-памяти, а точнее, доступ к ячейкам Tag SRAM. Выбор значений не очень большой (0 или 1 такт ожидания), что напрямую связано с процедурой входа в Tag. На первом или втором такте шинного цикла. Тег-операции с нулевым ожиданием требуют использования 12-нс SRAM или лучше.

Tag Option

- опция предлагает для выбора два значения. Одно из них, равное 8 битам, не предполагает использования т.н. "dirty"-бита. Второе же выделяет собственно под тег 7 бит и еще один бит под признак "dirty".

Опция может называться "Alt Bit in Tag SRAM" или "Alt Bit Tag RAM". Слово "аlt" не должно "смущать" пользователя. Это обычное сокращение. В данном случае от alternative, что можно перевести и как "дополнительный". Значения опции: "7+1 Bits" и "8+1 Bits". Правда, в некоторых случаях возможны значения "Enabled" и "Disabled", как способ управления дополнительным битом.




Содержание  Назад  Вперед