Справочник по настройке BIOS


         

Содержание раздела


BOOT-ROUTINE. Эта программа вызывает
BOOTSTRAP LOADER, - программа
LOAD SETUP DEFAULTS, LOAD FAIL-SAFE, ORIGINAL или AUTO CONFIGURATION WITH POWER-ON DEFAULTS
CPU MicroCode Updation".
Microcode Update".

Microcode Update". - 2
"Fourh Boot Device")
"System Boot Sequence".
"System Load". Опция имела два параметра:
"Floppy Drive Seek At Boot".
"Fast Boot". Речь в
"System Boot Up Numlock Status"
"System Boot Up Numlock Status" - 2
Delay for SCSI/HDD (Secs)"
Floppy Drive A:/B:", "Diskette A:/B:", "Legacy Diskette A:/B:".

Flash Write" (это видно по
Error Halt", "POST Error
System Keyboard" (AMI BIOS)
Change Language Setting".
Processor Number Feature
Quick Power On Self Test
RTC Y2K H/W Roll Over
Boot-time Diagnostic Screen"
"Quiet Boot" ("спокойная
Onboard FDC Swap AB" со значениями "No Swap" и "Swap AB".

USB Legacy Support") разрешает/запрещает распознавание периферии операционной системой.
LCDCRT", а значения параметра могут быть следующие:
Virus Protection", "Anti-Virus Protection", "BootSector Virus Protection".
Turbo-функции
Boot Up System Speed
System Boot Up CPU Speed"
Boot Speed", аналогична предыдущим
Beeps
Beeps - 2
Errors

Errors - 2
Errors - 3
Errors - 4
Errors - 5
Errors - 6
Errors - 7
Errors - 8
Errors - 9
Errors - 10
Errors - 11

Auto Configuration
Chipset I/O Wait States
Chipset Special Features
Command per Cycle
Extended I/O Decode
ICH Decode Select
PIIX4 SERR#
Pipelined Function
System Performance
Bit I/O Recovery Time

Bit I/O Recovery Time
I/O Recovery Time", несколько устаревшая, но представляющая несомненный интерес.
Bit ISA Mem Command WS
ISA 16-bit Mem Wait States"
AT Cycle Wait State
Back to Back I/O Delay
Byte Merge Support
Write-Back Merging for PCI to DRAM Writes
CPU Dynamic-Fast-Cycle
CPU-to-PCI 6 DW FIFO

CPU to PCI Burst Memory Write
CPU Burst Write Assembly"
CPU-to-PCI FIFO Cleaning
CPU-to-PCI IDE Posting
CPU to PCI POST/BURST
CPU-to-PCI Read Buffer
CPU-to-PCI Write Buffer
CPU-to-PCI Write Latency
CPU-to-PCI Write Posting
PCI Post Write Timing".

Delayed Transaction
CPU Burst Write
CPU-to-DRAM 8 QW FIFO
CPU-to-DRAM Buffer Timing
CPU-to-DRAM Posting
Gate A20 Option
Gate A20 Option - 2
Gate A20 Option - 3
Graphic Posted Write Buff
Snoop Ahead

Turn-Around Insertion
ISA VGA Write Combining"
Drive NA before BRDY
Extended CPU-PIIX4 PHLDA#
IBC DEVSEL# Decoding
LOCK Function
NA Delay
NA# Enable
NA# On Single Write Cycle
Negate LOCK#

Single ALE Enable
Extended ALE", а параметрами служили "Disabled" и "Enabled".
Stop CPU when PCI Flush
Branch Target Buffer
CPU ADS# Delay 1T or Not
Cyrix M2 ADS# delay" предложила
CPU BIST Enable
CPU Fast String
CPU Line Read Multiple
CPU Read Multiple Prefetch

I/O Space Access
Linear Burst
CPU Frequency Control".
CPU Host Clock Select
Host/DRAM Frequency", а значения
CPU Operating Speed" через
CPU Ratio
CPU Speed
Memory Current
CPU Level 2 Cache ECC Check

Data Integrity (PAR/ECC)
DRAM Data Integrity Mode
DRAM ECC/PARITY Select
Parity Mode" и со следующими значениями:
Memory Parity/ECC Check
Single Bit Error Report
Single Bit Error Report - 2
Single Bit Error Report - 3
Adaptor ROM Shadow C800,16K
Adaptor ROM Shadow CC00,16K

Adaptor ROM Shadow D000,16K
Adaptor ROM Shadow D400,16K
Adaptor ROM Shadow D800,16K
C8000-CBFFF Shadow
Shadow Memory Regions".
E8000 - EFFFF Shadow" может быть использована для поддержки интегрированного SCSI-контроллера.
C000,16K Shadow
Base Memory Address
BIOS Devnode for Shadow RAM
CD Hole

CD Hole - 2
E0000 ROM belongs to ATBUS
E8000 32K Accessible
Extended ROM RAM Area
ISA LFB Size
X ISA LFB Base Address
ISA Shared Memory Size
Reserved Memory Size" и
Memory Hole At 15M-16M
Memory Hole", и значения

Memory Remapping
Memory Reservation
System BIOS Shadow
VGA Type
Video BIOS Shadowing
Video ROM Shadow C000, 16K"
Cache
Cache - 2
Cache - 3
Cache - 4

Cache - 5
Cache - 6
System Cache", "Memory
System Cache", "Memory - 2
Read Pipeline" и "Write

ПиК Планирование и контроль концепция контроллинга см. раздел
Удивительная механика см. раздел


Практическая телефония - перейти

Коротко об отечественных телефонных сетях - перейти
Разновидности микросхем ЭНН - перейти
Вызывное устройство (ВУ) - перейти
Принципиальные схемы зарубежных ТА - перейти
Блокиратор параллельного телефона - перейти
Поиск неисправностей и их устранение - перейти
Защита микросхемы номеронабирателя - перейти
ИС КРВЖ И КРВЖ - перейти
Протокол для работы с картами CyberCash - перейти
Протокол IGRP - перейти

Торговые компоненты - перейти
Интерфейсы, протоколы, стеки протоколов - перейти
Стек OSI - перейти
Типовой состав оборудования локальной сети - перейти